电子博客LOGO 电子博客
首页 关于
广告1

栅极电阻设计指南

  【2022.11.15.】

  外部栅极驱动电阻在限制栅极驱动路径中的噪声和振铃方面起着关键作用。寄生电感和电容、高dV/dt和di/dt以及体二极管反向恢复,在没有适当大小的栅极电阻的情况下,会导致不良行为。

图1
  图1. 栅极驱动元件

  图1描述了栅极驱动路径中的常见元件:栅极驱动器的内部电阻、外部栅极电阻和MOSFET或IGBT的内部栅极电阻。RGATE是唯一能调整栅极驱动波形的元件。

图2
  图2. 开关理论

  图2显示了寄生电感及其对长走线和不良PCB设计造成的栅极驱动波形的影响。这些寄生效应导致栅极驱动环路的振荡,并以谐振电路为模型。幸运的是,输入电容CISS(CGD+CGS)和源极电感LS之间的Q值非常高的谐振可以被环路的串联电阻分量RG阻尼掉。(RG = RHI or LO+RGATE+RG,I).

图3
  图3. 栅极驱动设计中的谐振电路

  最佳的栅极电阻选择是高性能设计的关键。如果没有优化,小的电阻值会导致栅极驱动电压波形出现过冲,但也会导致更快的开启速度。另外,较高的电阻值会过度抑制振荡,延长开关时间,但对栅极驱动设计没有太大好处。
  选择一个栅极电阻,使你的设计具有0.5(临界阻尼)和1(欠阻尼)之间的品质因数Q。如果需要的话,一个大于0.5的品质因数将给你带来更快的开启和关闭。首先记录没有外部电阻的栅极驱动环。这是你在公式1中使用的振铃频率fR。MOSFET或IGBT的数据表提供了输入电容,CISS,这将帮助你计算源极电感LS。

公式1
  公式1

  当串联电阻RG等于或两倍于电感器的电抗时,可以确定欠阻尼或临界阻尼的性能。然后通过从总串联电阻中减去内部栅极驱动和晶体管栅极电阻来确定外部栅极电阻。

公式2
  公式2

  上述方法是一个迭代过程,从0Ω作为外部栅极电阻开始,根据振铃频率、源极电感和输入电容计算出一个新的外部栅极电阻值。
  本TI技术说明在半桥配置中使用两个隔离的单通道栅极驱动器来提供概念证明。在下图中,两个由15V电源驱动的UCC5310MC用于驱动两个100V MOSFET CSD19536KCS,其典型内部栅极电阻RG,I为1.4Ω。
  选择CSD19536KCS MOSFET是由于其相对较小的内部栅极电阻,以显示添加外部栅极电阻的效果。如果MOSFET或IGBT的内部栅极电阻足够大,可能不需要外部栅极电阻。

图4
  图4. 外部栅极电阻RGATE=0Ω

  在0Ω时,栅极-源极波形上有不需要的振铃。 CSD19536KCS MOSFET的内部栅极电阻不足以抑制图4中的震荡。

图5
  图5. 临界阻尼的外部栅极电阻RGATE=7Ω

  用3.57MHz作为振铃频率,9250pF作为输入电容,用公式1和公式2确定一个临界阻尼电阻值。不要忘记从这个计算值中减去串联电阻元件RG,I和RHI or LO。图5展示了在栅极驱动路径上增加一个7Ω的电阻的效果,这使得波形被严重衰减。
  外部栅极电阻的选择将影响三件事:驱动电流、栅极驱动器功耗以及上升和下降时间。图4和图5显示了栅极电阻的阻尼效果及其对上升和下降时间的影响。
  如果添加优化的栅极电阻后上升和下降时间太慢,另一个选择是在计算栅极电阻时将Q因子设置为1。如果这不起作用,看看你的栅极驱动器的拉电流和灌电流,并找到一个具有更大峰值电流的器件来代替它。这将以更快的速度对你的FET进行充电和放电,但需要一个新的优化栅极电阻来防止过冲。
  一般来说,减少图3所示的串联RLC电路振铃的另一个方法是尽量减少高端晶体管的源极与低端晶体管的源极之间的环路电感。将对晶体管栅极充电和放电的高峰值电流限制在最小的物理区域内是至关重要的。栅极驱动器必须尽可能地靠近晶体管,以减少这些寄生效应。
  在快速上升和下降时间与振荡之间进行权衡,这就是为什么栅极驱动设计中的外部栅极电阻元素如此有价值。

表1
  表1. 替代器件建议

  本文也有PDF文档【点击下载

  下一篇:
  自由能源的终极秘密(10)
  推荐阅读:
  具备压摆率控制的栅极驱动器
  栅极驱动器的关键作用
  栅极驱动器的新趋势
  铁氧体磁珠在栅极驱动中的应用
  了解智能栅极驱动(1)
广告2
©2022至今 电子博客版权所有