电子博客LOGO 电子博客
首页 关于
广告1

数字隔离器设计指南(3)

  【2022.11.09.】

  4.6 路由
  当试图保持信号完整性、避免噪声拾取和降低EMI时,PCB线路布线和放置元件的规则是必要的。尽管要采取的预防措施数不胜数,但本节仅提供一些主要建议作为布局指南:
  1. 将信号迹线保持3倍于迹线到地高度 (d=3h) 的距离,以将串扰降低到10%。因为信号线下的返回电流密度通过1/[1+(d/h)2]函数减少,它在d>3h处的密度足够小,以避免在相邻迹线上引起明显的串扰。

图4.9
  图4-9. 分离走线以最大限度地减少串扰

  2. 使用45°折弯(倒角),而不是直角(90°)折弯。直角折弯增加了有效导线的宽度,从而增加了导线的阻抗。这将产生额外的阻抗失配,可能导致更高的反射。

图4.10
  图4-10. 使用45°折弯而不是90°折弯

  3. 为了在嘈杂的环境中长期运行,通过一个通孔将隔离器的使能输入端连接到适当的参考平面,即高电平使能输入端连接到VCC层,低电平使能输入端连接到接地层。
  4. 当在通孔旁边或通孔阵列之间布线时,要确保通孔间隙部分不打断下方接地层上的返回电流路径。如果过孔间隙部分位于返回路径中,则返回电流会在其周围找到电感最小的路径。通过这样做,它可能会在其他信号迹线下方交叉,从而产生交叉串扰并增加EMI。

图4.11
  图4-11. 避开通过间隙部分

  5. 避免用信号线改变层,因为这将导致信号路径的电感量增加。
  6. 然而,如果在不同的层上进行信号线的布线是不可避免的,那么在每个信号线的通道上都要有一个返回通道。在这种情况下,使用尽可能小的通孔尺寸,使电感的增加降到最低。
  7. 使用坚固的电源层和接地层,以实现阻抗控制和最小的电源噪声。
  8. 在隔离器和周围电路之间使用较短的走线长度,以避免噪声拾取。数字隔离器通常伴有隔离的直流-直流转换器,提供跨越隔离屏障的电源。由于单端传输信号对噪声拾取很敏感,靠近的直流-直流转换器的开关频率很容易被长信号迹线拾取。
  9. 将大容量电容器(即10μF)放在靠近电源的地方,如稳压器或向PCB供电的地方。
  10. 在器件上放置较小的0.1μF或0.01μF的旁路电容,将电容的电源端直接连接到器件的电源端,并通过两个通孔连接到Vcc平面,将电容的接地端通过两个通孔连接到接地层。

图4.12
  图4-12. 将旁路电容器直接连接到VCC端子

  4.7 过孔
  通孔一词通常是指印制电路板上的一个电镀孔。尽管有些应用要求通孔的宽度足以容纳通孔元件的引线,但高速电路板设计主要是在改变信号层时将其作为迹线路由通孔,或作为连接通孔将SMT元件连接到所需的参考平面,也可将相同电位的参考平面相互连接。
  连接到通孔的层通过与通孔周围的焊盘(通孔焊盘)直接接触来实现。那些不能连接的层被一个间隙环隔开。每个通孔都有一个对地电容,可以用下面的公式来近似计算:
公式1

  其中
  • D2 = 接地层间隙孔的直径,[in.]
  • D1 = 焊盘环绕通孔的直径,[in.]
  • T = 印刷电路板的厚度,[in.]
  • εr = 电路板的介电常数
  • C = 寄生电容,[pF]
  由于电容与尺寸成正比增加,高速设计中的导线通孔必须尽可能小,以避免重电容负载造成的信号衰减。当把去耦电容连接到接地层或互连接地层时,通孔的电感变得比其电容更重要。该电感的大小约为:
公式2
  其中
  • L = 过孔电感,[nH]
  • h = 通孔长度,[in.]
  • d = 通孔直径,[in.]

  因为这个公式涉及到对数,改变通孔直径对电感的影响很小。改变通孔长度或并联使用多个通孔可以产生很大的变化。因此,通过每个器件终端使用两个并联的通孔将去耦电容接地。对于接地层之间的低电感连接,在整个电路板上以固定的间隔使用多个通孔。
  虽然强烈建议不要改变高速导线的层数,但如果仍有必要,要确保有连续的返回电流路径。左边的图4-13显示了单层变化的返回电流的流向,右边的图显示了多层变化的返回电流。

图4.13
  图4-13. 单层和多层变化的返回电流路径

  电流从接地层的底部到顶部变化的能力是由内部间隙环的金属层提供的。因此,当信号通过一个通孔并继续在同一平面的另一侧时,不存在返回电流不连续的情况。
  通过穿越多个参考平面将信号线从一个层改变到另一个层,使返回电流路径的设计变得复杂。在有两个接地层的情况下,必须在信号通孔附近放置一个地对地通孔,以确保有一个连续的返回电流路径(图4-13的右图)。
  如果参考平面是不同的电压电位,如图4-14中的电源层和接地层,返回电流路径的设计就会变得很混乱,因为它需要第三个通孔和一个去耦电容。返回电流电流从电源层的底部开始,在那里它最接近信号电流。然后它流经电源通孔,穿过去耦电容进入接地通孔,并在接地层顶部返回。

图4.14
  图4-14. 单层和多层变化的返回电流路径

  由多个通孔和去耦电容组成的电流返回路径拥有高电感,因此会影响信号完整性并增加EMI。如果可能的话,在高速导线布线过程中避免改变层,因为这通常会使电路板性能恶化,使设计复杂化并增加制造成本。

  4.8 去耦电容
  去耦电容为需要大量电源电流的IC提供局部电荷源,以应对内部开关。去耦不足会导致所需的电源电流不足,这可能会妨碍IC的正常工作,导致信号完整性数据错误发生。这就要求它们在所关注的频率范围内提供低阻抗。为了达到这个目的,一个常见的方法是将去耦电容阵列均匀地分布在电路板上。除了保持信号完整性外,去耦电容还可以作为EMC滤波器,防止高频射频信号在整个PCB上传播。
  当在电源层和接地层之间连接一个电容器时,电源实际上被加载了一个串联谐振电路,其与频率有关的R-L-C成分代表了一个真实电容器的等效电路。图4-15显示了初始等效电路的寄生元件以及它们转换为串联谐振电路的情况。

图4.15
  图4-15. 由串联谐振电路模拟的电容器损耗

  漏电电阻RL表示在低频时通过漏电电流的损失。RD和CD表示由于分子极化(RD)和电介质吸收(CD)造成的损失。RS描述了电容器的引线和板的电阻。这三个电阻损失被合并为一个等效串联电阻(ESR)。与ESR的情况一样,等效串联电感(ESL)结合了电容器板和内部引线的电感。
  请注意,电容器的连接通孔,虽然阻抗很低,但对串联电感的贡献很大。因此,通过每个电容器端子使用两个通孔来减少通孔电感。
  图4-16显示了一个10nF的电容器阻抗(Z)与频率的变化。在远低于自谐振频率(SRF)的频率下,容抗占主导地位。在接近SRF时,电感电抗获得影响,试图中和电容成分。在SRF时,电容和电抗抵消,只有ESR是有效的。请注意,ESR与频率有关,而且与普遍的看法相反,在SRF时并没有达到其最小值。然而,阻抗Z则是如此。

图4.16
  图4-16. 电容阻抗与频率的关系

  分布式去耦网络中的电容并联之所以有效,是因为总电容增加到CTOT = C × n,其中n是所用去耦电容的数量。而在Xc=1/(ω×C)的情况下,对于低于SRF的频率,电容器的阻抗会减少到Xc=1/(n×ω×C)。同样,这对电感也是如此。这里LTOT = L/n,由于XL = ω × L,对于高于SRF的频率,阻抗降低到XL = ω × L/n。
  设计一个可靠的去耦网络必须包括低至直流的较低频率,这需要实施大型旁路电容。因此,为了在低频提供足够的低阻抗,在稳压器的输出端和向PCB供电的地方放置1μF至10μF的钽电容。对于较高的频率范围,在每个高速开关IC旁边放置几个0.1μF或0.01μF的陶瓷电容。

  5 总结
  本设计指南有助于电隔离系统的设计人员在最短的时间内开始使用TI广泛的数字隔离器和隔离功能组合进行设计。本文解释了隔离器的基本工作原理,建议将其置于系统设计中,并推荐了EMC兼容的电路板设计准则。尽管有大量关于PCB设计的技术文献、研讨会、新闻简报和互联网论坛,但本文件以全面的方式为设计者提供了布局指南。通过遵循本文提出的建议,设计师可以在最短的时间内完成符合EMC要求的电路板设计。

  相关文档
  《数字隔离器设计指南》PDF版

  下一篇:
  自由能源的终极秘密(7)
  推荐阅读:
  高低压电路的隔离技术
  在I2C系统中隔离信号和电源
  在RS-485系统中隔离信号和电源
  在CAN系统中隔离信号和电源
  ISO7041-Q1中文数据手册
广告2
©2022至今 电子博客版权所有